Реализация декодера Витерби в FPGA

E. Sandybaev; O. Tuenbayev; A.K. Imanbayeva

Авторы

E. Sandybaev Казахский национальный университет имени аль-Фараби, Казахстан, г. Алматы
O. Tuenbayev Казахский национальный университет имени аль-Фараби, Казахстан, г. Алматы
A.K. Imanbayeva НИИЭТФ, Казахский национальный университет имени аль-Фараби, Казахстан, Алматы

Ключевые слова:

: сверточный кодер, декодер Витерби, FPGA, Spartan XC3S400AFPGA, путь памяти, регистр обмена

Аннотация

Передача данных по беспроводным каналам страдают от ослабления, искажения, помех и шумов, которые влияют на способность приемника получать правильную информацию. Сверточное кодирование с декодированием Витерби является мощным методом для прямого исправления ошибок. Он имеет широко развернутую систему для улучшения ограниченных возможностей каналов связи во многих беспроводных сетях. В статье представлен результат реализации декодера Витерби в Spartan XC3S400A программируемой вентильной матрице с ограничением длины 3 и c кодовой скоростью 1/2. Декодер Витерби совместим со многими общими стандартами, такими как DVB, 3GPP2, 3GPP LTE, IEEE 802.16, Hiperlan и Intelsat IESS-308/309.